


एड एड एड एड



INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日:西元 2002 年 11 月 29 日

Application Date

申 請 案 號: 091134723

Application No.

申 請 人: 科榮股份有限公司

Applicant(s)

局 Director General



發文日期: 西元<u>2003</u> 年 <u>9</u> 月<u>₹3</u>日

Issue Date

發文字號: 09220957020

Serial No.







申請日期:	IPC分類
申請案號:	

(以上各欄	由本局填	發明專利說明書
	中文	一體封裝成型之卡式電子裝置及其製法
發明名稱	英文	
	姓 名 (中文)	1. 王榮輝
<u>-</u>	姓 名 (英文)	1.
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
	住居所(中 文)	1. 新竹市明湖路116巷40弄5號
	住居所 (英 文)	1.
	名稱或 姓 名 (中文)	1. 科榮股份有限公司
	姓 名 (英文)	1.
゠	國籍(中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	1. 新竹縣竹北市台元街22號4樓 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1.
	代表人(中文)	1. 蔡宗哲
	代表人(英文)	1.
MINI AND AND PARTON	STEEN STEEN SHEET	73074 DARINO DE 3073 EN III



四、中文發明摘要 (發明名稱:一體封裝成型之卡式電子裝置及其製法)

一種一體封裝成型之卡式電子裝置及其製法,係在一 基板第一表面佈設有多數之導電跡線,相對之第二表面端 部 形 成 有 多 數 導 電 接 頭 (terminal), 並 藉 由 多 數 形 成 於 基 板中之通孔藉以電性導接該第一表面之導電跡線與第二表 面之導電接頭,且使第二表面之導電接頭顯露於外界,俾 作為該卡式電子裝置之輸入/輸出端(Input/Output)以與 外界成電性連接關係;復於該基板第一表面接置並電性連 接有至少一半導體晶片與被動元件,再以一封裝膠體一體 成型包覆住該已完成電性連接至該基板之半導體晶片與被 避免習知技術中先採用封裝膠體覆蓋住半導體晶 動元件; 片後,再於基板表面其餘空間接置被動元件,並另施加一 蓋 體 以 將 基 板 收 納 其 中 , 不 僅 可 簡 化 製 程 步 驟 及 成 本 , 以 利該卡式電子裝置之大量生產製造,且大幅降低該卡式電 子裝置封裝高度,使得堆疊晶片更易施行,促進該卡式電 子裝置朝多功能、高電性及高速運作之方向發展。

陸、英文發明摘要 (發明名稱:)





四、中文發明摘要 (發明名稱:一體封裝成型之卡式電子裝置及其製法)

本案代表圖:第2C圖

- 2 卡式電子裝置
- 20 基板
- 23 半導體晶片
- 24 導電元件
- 25 封裝膠體
- 26 被動元件
- 201 第一表面
- 202 第二表面
- 231 作用面
- 232 非作用面

陸、英文發明摘要 (發明名稱:)



一、本案已向							
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先權				
二、□主張專利法第二十	丘條之一第一項優先	先權:					
申請案號:							
日期:							
三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間							
日期:							
	1						
四、□有關微生物已寄存力 寄存國家:	◇國外:		**.				
可行图象: 寄存機構:							
寄存日期:							
寄存號碼:	4 FB 24 / L D 22 / L 24	_ ct - 1/4 1+t \					
□有關微生物已寄存力 寄存機構:	《國內(本局所指足	之奇仔機構):					
寄存日期:							
寄存號碼:							
□熟習該項技術者易力	仒獲得,不須寄存。						
BIII BY TEORIAN MYAKOSIS MERUKAN BIJII							
			•				
■ III 87/F 93/4 505/34-3 (3/4/3/4/2/3/3/16/9/ #/// #							

五、發明說明(1)

[發明所屬之技術領域]

本發明係有關於一種電子裝置及其製法,尤指一種利用封裝膠體藉以一體包覆成型之卡式電子裝置及其製法。 [先前技術]

近年來由於資訊電子產業的蓬勃發展,相關生活及知識資訊檔案如音樂、圖片、影像及新聞等資訊將有易提供一般大眾大量下載使用,因此對於利用小型且容易使用的媒體來儲存高容量的資料及檔案的需求正在快速的。而一種可攜式快閃硬碟之電子裝置如多媒體卡(Multi-Media Card,MMC),即可滿足上述需求,該電子裝置特點在於採用可攜式儲存記憶體模組,由於其傳輸度快,容量遠較一般軟碟大,因此廣泛應用在如數值相機、MP3、個人數位助理,或其它電子商品上,資料即可被輕易的組裝及傳輸至相關電子商品上作讀取和編輯輸來,因此對於需要經常攜帶當品上作讀取和無論論案中,與此對於需要經常攜帶檔案的工作者而言,無論論不可,因此對於需要經常攜帶檔案的工作者而言,無對企資料隨身攜帶。

該多媒體卡(Multi-Media Card, MMC)之封裝件主要為一種小型的積體電路(Integrated Circuit)裝置,其通常具有記憶體晶片(Memory Chip)、控制晶片(Controller Chip)與例如電容器、電阻器及電感器等被動元件,藉以提供储存與處理有關數位圖片及影像資料等多媒體資訊之功能。其中,該記憶體晶片、控制晶片及被動元件等係載接至一晶片承載件(Chip Carrier),例如基板





五、發明說明(2)

(substrate)等,藉以提供該晶片及相關電子元件等電性連接至外界裝置,俾進行相對應之運作以發揮該晶片與電子元件之功能。

如第 1A至 1D圖所示者,係一般習知多媒體卡之封裝結構示意圖。該多媒體卡封裝結構 1係在基板之第一表面 1016佈設有多數之導電跡線 11,第二表面 102形成有與外界電性連接之導電接頭 (terminal)12,並藉由多數形成於基板中之通孔 (via)(未圖示)藉以電性連接該第一表面 101之導電 接頭 12;以將至少一半導體晶片 13接置於該基板之第一表面 101,並藉由多數之銲線 14電性連接至該基板 10;再藉一封裝膠體 15包覆住該已完成電性連接至基板 10之半導體晶片 13;並將至少一被動元件 16接置並電性連接至該基板第一表面 101上未為該封裝膠體 15所包覆之區域;之後以一塑料蓋體 17施加在該基板 10之第一表面 101與第二表面 102上,俾將該基板 10完全包覆其中,用以加蓋保護該接置於基板第一表面 101上並完成電性連接之半導體晶片 13與被動元件 16。

該多媒體卡封裝結構之特徵係在一有機 (Organic)材料製成之基板 10如電路板 (Circuit Board)上預設一置晶區域,用以接置至少一晶片 13,且該晶片 13係利用銲線 14電性連接至該基板 10,並藉由形成於該基板 10中之導電通孔 (未圖示)電性導接至作為該多媒體卡封裝結構 1之輸入/輸出 (Input/Output)端之導電接頭 12,且該導電接頭 12係形成於基板 10之一相對於承載晶片之表面上並外露出該蓋





五、發明說明(3)

體 17以與外界裝置(未圖示)成電性連接關係。然後先以環氧樹脂(Epoxy Resin)包覆住該半導體晶片 13後,再進行一加蓋(Lidding)作業以黏接密封一蓋件 17俾將該基板 10完全收納其中。

然而,上述之多媒體卡封裝結構存在著許多缺失,例如:其封裝成型方式係先以環氧樹脂(Epoxy Resin)包覆住該半導體晶片後,再進行一加蓋(Lidding)作業以在該基板上黏接密封一蓋件之雙重封裝(double encapsulation),不僅增加製程步驟與成本,並且該被動元件之接置係利用剩餘未為封裝膠體所覆蓋之基板表面空間進行接置,造成基板設計之複雜度與基板電路佈侷性之間進行接置,造成基板設計之複雜度到該雙重封裝面度限制;同時由於該多媒體卡封裝結構受到該雙重封裝高度限制,使其不易針對現今電子產品係朝多功能、高電性及高速運作之方向發展,採用堆疊(stack)有複數個晶片之多晶片模組(Multi Chip Module, MCM)。

因此,如何解決上述問題而能提供一降低成本、簡化製程,且提供最佳化之電子元件接置空間,同時提昇商品之量產,實為目前亟欲解決的課題。

[發明內容]

鑒於以上所述習知技術之缺點,本發明之主要目的係提供一種一體封裝成型之卡式電子裝置及其製法,以有效 降低製程成本、簡化製程步驟,同時提昇商品產量。

本發明之另一目的在於提供一種一體封裝成型之卡式電子裝置及其製法,藉以提供最佳化之電子元件接置空





五、發明說明(4)

間,以符合現今電子產品朝多功能、高電性及高速運作之發展趨勢。

本發明所提供之一體封裝成型之卡式電子裝置之製法係包括下列步驟:

製備一基板,於該基板第一表面佈設有多數條導電跡線,第二表面端部形成有多數導電接頭,且於該基板中形成有複數個通孔藉以電性導接第一表面之導電跡線與第二表面之導電接頭,且使第二表面之導電接頭顯露於外界,俾作為該卡式電子裝置之輸入/輸出(Input/Output)端以與外界成電性連接關係。

於該基板第一表面接置並電性連接有至少一半導體晶





五、發明說明(5)

片與被動元件。

填充一封裝膠體至該基板第一表面,用以一體封裝成型包覆住該已完成電性導接之半導體晶片與被動元件。

[實施方式]

以下即配合所附圖式第 2A至 2C圖及第 3A至 3E圖詳細說明本發明所揭露之一體封裝成型之卡式電子裝置及其製法。

如第 2A至 2C圖所示,本發明之一體封裝成型之卡式電子裝置 2,可為一多媒體卡 (Multi-Media Card, MMC),其係包括有:一基板 20,其具有一第一表面 201及一第二表面 202;至少一半導體晶片 23,係接置於該基板之第一表面 201並藉由多數導電元件 24電性連接至該基板 20;至少





五、發明說明 (6)

一被動元件 26, 係接置並電性連接至該基板第一表面 201上;以及一封裝膠體 25, 係形成於該基板第一表面 201,用以包覆住該已完成電性連接至基板 20之半導體晶片 23與被動元件 26。

該基板 20具有第一表面 201及相對應之第二表面 202,該第一表面 201佈設有多數之導電跡線 (conductive trace) 21,第二表面 202端部形成有多數導電接頭 22,以及在該基板中設置有多數之通孔 (未圖示)藉以電性導接該基板第一表面 201之導電跡線 21與第二表面 202之導電接頭 22。同時於該基板第一表面 201接置並電性連接有多數之半導體晶片 23及被動元件 26, 使該半導體晶片 23與被動元件 26得藉由該導電跡線 21、通孔以及該基板第二表面 202端部曝露於外界之導電接頭 22,俾作為該卡式電子裝置 2之輸入/輸出 (Input/Output)端以與外界成電性連接關係。而為防止該曝露於外界之基板第二表面 202端部之導電接頭 22受環境氧化侵蝕等破壞,通常會在該導電接頭 22處電鍍有一金 (Au)金屬層作為一保護層以形成為一金手指(Golden Finger)。

該半導體晶片 23如多媒體晶片 (Multi-Media Chip)、可抹寫之程式化記憶體 (Electrically-Erasable and Programmable Read-Only Memory, EEPROM) 晶片及控制晶片 (Controlled Chip) 等,該晶片 23具有一作用表面 231及一相對之非作用表面 232, 係以其非作用面 232利用一膠黏劑 (Adhesive)黏置於該基板第一表面 201, 並





五、發明說明 (7)

藉由多數例如金線之銲線24以將該半導體晶片23之作用面231電性連接至該基板第一表面201,藉以提供該卡式電子裝置2儲存與處理有關數位圖片及影像資料等多媒體資訊之功能。

該被動元件 26包含有電容器、電阻器及電感器等,係藉由銲線以電性連接至該基板第一表面 201;當然其亦可利用表面藕接技術 (Surface Mount Technology, SMT)接置同時電性連接至該基板第一表面 201,藉以提昇或穩定該卡式電子裝置 2之電性功能。

該封裝膠體 25可為一環氧樹脂,其俟於該半導體晶片 23與被動元件 26完成電性連接至該基板 20後,包覆於該基板第一表面 201,以直接將該卡式電子裝置 2一體封裝成型。

本發明一體封裝成型之卡式電子裝置製法,首先係製備一基板 20, 並於其上安置至少一與該基板 20電性連接之半導體晶片 23與被動元件 26;該基板 20得以樹脂材質如環氧樹脂 (Epoxy Resin)、聚亞醯胺 (Polyimide)樹脂、 BT(Bismaleimide Trazine)樹脂、FR4樹脂等製成,其具有一第一表面 201和一第二表面 202,以在該第一表面 201佈設有複數個導電跡線 21,藉以提供利用如銀膠之膠黏劑黏置於該基板第一表面 201上之半導體晶片 23與被動元件26,藉由金線透過銲線作業以電性連接至該基板 20,復透過形成於基板 20中之通孔電性導接至該基板第二表面 202上曝露於外界之導電接頭 22。





五、發明說明 (8)

接著進行一封裝膠體製程(Encapsulation Process),利用環氧樹脂(Epoxy Resin)等封裝膠體 25一體成型地填充至該基板第一表面 201上,俾包覆該半導體晶片 23與被動元件 26,而不須另外再於基板 20外施加一蓋體,即可完成本發明之一體封裝成型之卡式電子裝置 2。

如第 3A及第 3B圖所示,該多媒體卡封裝結構之製程於採用批次 (Batch)方式製造時,係以一矩陣式基板 (matrix substrate) 310來作為基底;此矩陣式基板 310預先定義有複數個封裝區域 311,其中每一個封裝區域 311即用以建構一個多媒體卡封裝結構 3,其僅需在各封裝區域 311中製備完成有線路層之基板 30表面,歷經黏晶 (Die-Bonding)作業,以將半導體晶片 33及被動元件 36接置於各基板 30表面;銲線 (Wire-Bonding)作業,以將半導體晶片 33及被動元件 36藉銲線 34電性連接至基板 30;模壓 (Molding)作業,以將該完成電性連接有半導體晶片 33及被動元件 36之基板 30置於模具中,藉單一封裝膠體 35一體包覆成型;以及切單 (Singulation)作業,即將該封裝完成具有複數個多媒體卡封裝結構 3之矩陣式基板 310置入切割機台內進行定位切割 (Sawing),以將完成封裝之各個多媒體卡 3進行切割分離,即可快速完成該多媒體卡 3之量產。

請參閱第4圖,係本發明一體封裝成型之卡式電子裝置第二實施例之剖面示意圖。如圖所示,本發明第二實施例之卡式電子裝置與第一實施例所揭示者大致相同,其不同處在於該半導體晶片43係藉由多數之銲錫凸塊49以覆晶





五、發明說明 (9)

方式 (Flip Chip)電性連接至該基板 40。

請參閱第5圖,係本發明一體封裝成型之卡式電子裝置第三實施例之剖面示意圖。如圖所示,本發明第三實施例之卡式電子裝置與第一實施例所揭示者大致相同,其不同處在於該半導體晶片 53係採用堆疊方式電性連接至該基板 50,而由於本發明之一體封裝成型之卡式電子裝置係藉由單一封裝膠體 55即完成封裝成型,得以大幅薄化該例如多媒體卡之卡式電子裝置,以供接置其內之半導體晶片 53可採用堆疊方式之多晶片模組 (Multi Chip Module, MCM),俾提供該多媒體卡具多功能、高電性以及高速運作之效果。





五、發明說明 (10)

惟以上所述者,僅係用以說明本發明之具體實施例而已,並非用以限定本發明之可實施範圍,舉凡熟習該項技藝者在未脫離本發明所指示之精神與原理下所完成之一切等效改變或修飾,仍應皆由後述之專利範圍所涵蓋。



圖式簡單說明

[圖式簡單說明]

第 1 A圖係習知之多媒體卡封裝結構上視圖;

第 1 B圖 係 習 知 之 多 媒 體 卡 封 裝 結 構 下 視 圖 ;

第 1 C圖係習知之多媒體卡封裝結構剖視圖;

第 1 D圖 係 習 知 之 多 媒 體 卡 封 裝 結 構 立 體 示 意 圖 ;

第 2 A 圖係本發明之一體封裝成型之卡式電子裝置上視

圖 ;

第 2 B圖 係 本 發 明 之 一 體 封 裝 成 型 之 卡 式 電 子 裝 置 下 視 圖 ;

第 2 C圖係本發明之一體封裝成型之卡式電子裝置剖視圖;

第 3 A 圖 係 本 發 明 之 一 體 封 裝 成 型 之 卡 式 電 子 裝 置 採 批 次 方 式 製 程 之 上 視 圖 ;

第 3 B 圖 係 本 發 明 之 一 體 封 裝 成 型 之 卡 式 電 子 裝 置 採 批 次 方 式 製 程 之 下 視 圖 ;

第4圖係本發明另一實施例之一體封裝成型之卡式電子裝置剖視圖;以及

第 5圖係本發明又另一實施例之一體封裝成型之卡式電子裝置剖視圖。

1 多媒體卡封裝結構 10 基板

101 第一表面 102 第二表面

11 導電跡線 12 導電接頭

13 半 導 體 晶 片 14 銲 線



圖式簡單說明

- 15 封裝膠體
- 17 蓋體
- 20 基板
- 22 導電接頭
- 24 導電元件
- 26 被動元件
- 202 第二表面
- 232 非作用面
- 30 基板
- 34 銲線
- 36 被動元件
- 311 封裝區域
- 43 半導體晶片
- 50 基板
- 55 封裝膠體

- 16 被動元件
- 2 卡式電子裝置
- 21 導電跡線
- 23 半導體晶片
- 25 封裝膠體
- 201 第一表面
- 231 作用面
- 3 多媒體卡
- 33 半導體晶片
- 35 封裝膠體
- 310 矩陣式基板
- 40 基板
- 49 銲錫凸塊
- 53 半導體晶片

一種一體封裝成型之卡式電子裝置之製法,係包括下列步驟:

製備一基板,於該基板第一表面安置並電性連接有至少一晶片與至少一被動元件,並於該基板第二表面端部形成有一用以作為該卡式電子裝置之輸入/輸出(Input/Output)端之導電端部;以及

進行一封裝膠體製程(Encapsulation Process), 藉以利用單一封裝膠體一體成型地形成於該基板第一 表面,俾包覆住該半導體晶片與被動元件。

- 2. 如申請專利範圍第 1項之卡式電子裝置製法,其中,該 卡式電子裝置為一多媒體卡 (Multi-Media Card, MMC)。
- 3. 如申請專利範圍第1項之卡式電子裝置製法,其中,該半導體晶片可採用堆疊方式之多晶片模組(Multi Chip Module, MCM), 俾提供該多媒體卡具更多功能、高電性以及高速運作之效果。
- 4. 如申請專利範圍第 1項之卡式電子裝置製法,其中,該半導體晶片可為多媒體晶片 (Multi-Media Chip)、可抹寫之程式化記憶體 (Electrically-Erasable and Programmable Read-Only Memory, EEPROM) 晶片及控制晶片 (Controlled Chip) 所組群組之任一者。
- 5. 如申請專利範圍第 1項之卡式電子裝置製法,其中,該被動元件可為電容器、電阻器及電感器所組群組之任 一者。





- 6. 如申請專利範圍第1項之卡式電子裝置製法,其中,該 導電接頭為一金手指(Golden Finger)。
- 7. 一種一體封裝成型之卡式電子裝置之製法,係採用批次(Batch)方式製造,其步驟包括:

採用一矩陣式基板 (matrix substrate)作為基底並預先定義有複數個封裝區域,其中每一個封裝區域即用以建構一個多媒體卡封裝結構;

接置作業,以將至少一半導體晶片及至少一被動元件接置於各封裝區域表面;

電性連接作業,以將該半導體晶片及被動元件電性連接至該基板;

模壓 (Molding)作業,以將該完成電性連接有半導體晶片及被動元件之整體矩陣式基板置於模具中,藉單一封裝膠體一體包覆成型;以及

切單(Singulation)作業,以將完成封裝之多媒體卡進行切割分離。

- 8. 如申請專利範圍第7項之卡式電子裝置製法,其中,該 卡式電子裝置為一多媒體卡(Multi-Media Card, MMC)
- 9. 如申請專利範圍第7項之卡式電子裝置製法,其中,該半導體晶片可採用堆疊方式之多晶片模組(Multi Chip Module, MCM),俾提供該多媒體卡具更多功能、高電性以及高速運作之效果。
- 10.如申請專利範圍第7項之卡式電子裝置製法,其中,該





半導體晶片可為多媒體晶片(Multi-Media Chip)、可抹寫之程式化記憶體(Electrically-Erasable and Programmable Read-Only Memory, EEPROM)晶片及控制晶片(Controlled Chip)所組群組之任一者。

- 11.如申請專利範圍第7項之卡式電子裝置製法,其中,該被動元件可為電容器、電阻器及電感器所組群組之任 一者。
- 12.一種一體封裝成型之卡式電子裝置,係包括:

一基板,具有一第一表面及一相對應之第二表面,且該基板第一表面佈設有多數條導電跡線,第二表面端部形成有多數導電接頭(terminal),並藉由多數形成於基板中之通孔藉以電性導接該第一表面之導電接跡線與第二表面之導電接頭,且使第二表面之導電接頭曝露於外界,俾作為該卡式電子裝置之輸入/輸出(Input/Output)端以與外界成電性連接關係;

至少一半導體晶片,係接置於該基板之第一表面並藉由多數導電元件電性連接至該基板;

至少一被動元件,係接置並電性連接至該基板第一表面上;以及

一封裝膠體,係形成於該基板第一表面,用以一體成型包覆住該已完成電性連接至該基板之半導體晶片與被動元件。


13.如申請專利範圍第12項之卡式電子裝置,其中,該卡式電子裝置為一多媒體卡(Multi-Media Card, MMC)。






- 14.如申請專利範圍第12項之卡式電子裝置,其中,該半導體晶片可採用堆疊方式之多晶片模組(Multi Chip Module, MCM),俾提供該多媒體卡具更多功能、高電性以及高速運作之效果。
- 15.如申請專利範圍第12項之卡式電子裝置,其中,該半導體晶片可為多媒體晶片(Multi-Media Chip)、可抹寫之程式化記憶體(Electrically-Erasable and Programmable Read-Only Memory, EEPROM)晶片及控制晶片(Controlled Chip)所組群組之任一者。
- 16.如申請專利範圍第12項之卡式電子裝置,其中,該被動元件可為電容器、電阻器及電感器所組群組之任一者。
- 17.如申請專利範圍第12項之卡式電子裝置,其中,該導電元件為銲線。
- 18.如申請專利範圍第12項之卡式電子裝置,其中,該導電接頭為一金手指(Golden Finger)。










申請案件名稱:一體封裝成型之卡式電子裝置及其製法

第 20/20 頁













第 1D 圖









4/5

第 3B 圖

